Il nuovo modello considerante la variabilità per la configurazione progettualediToshiba accresc

19 Giugno 2008, di Redazione Wall Street Italia

Toshiba Corporation (TOKYO:6502) ha annunciato oggi lo sviluppo di un nuovo modello compatto per la progettazione di circuiti che consentirà di accrescere la densità dei gate e la performance in termini di costi per la tecnologia CMOS a 45 nm di prossima generazione. Mediante l’applicazione di questa tecnica, la densità dei gate per la tecnologia CMOS a 45 nm aumenterà di 2,6 volte rispetto alla tecnologia CMOS a 65 nm, eccedendo il guadagno nella misura di 2,0 volte, il che corrisponde alla tendenza tecnologica tipica attesa nella migrazione generazionale.

La configurazione progettuale dei circuiti, in particolar modo la prossimità (effetto della prossimità), rappresenta il fattore predominante per la variabilità della performance dei transistori e la densità dei gate assume anche un ruolo di rilievo nel chip cost.

Il testo originale del presente annuncio, redatto nella lingua di partenza, è la versione ufficiale che fa fede. Le traduzioni sono offerte unicamente per comodità del lettore e devono rinviare al testo in lingua originale, che è l’unico giuridicamente valido.

Toshiba CorporationHiroko Mochida, +81-(3)3457-2105Ufficio Comunicazioni aziendaliGruppo Relazioni con i media internazionalihttp://www.toshiba.co.jp/contact/media.htm