La nuova tecnologia a correzione automatica degli errori di Vitesse accelera la migrazione a 10
Vitesse Semiconductor Corporation (Pink sheets:VTSS), fornitore di spicco di circuiti stampati per reti aziendali e carrier, ha annunciato oggi la disponibilità immediata della sua tecnologia perfezionata di correzione automatica degli errori (eFEC) per l”implementazione in ASIC o FPGA. Il nuovo codice a correzione automatica degli errori CI-BCH (Continuously Interleaved BCH, CI-BCH™) brevettato di Vitesse offre il codice a correzione automatica degli errori a decisione pesante con il più elevato livello prestazionale rinvenibile in circolazione al momento ed è l’unico eFEC implementabile nel formato FPGA a 100G. Il testo originale del presente annuncio, redatto nella lingua di partenza, è la versione ufficiale che fa fede. Le traduzioni sono offerte unicamente per comodità del lettore e devono rinviare al testo in lingua originale, che è l’unico giuridicamente valido.
VitesseRonda Grech, +1-805-388-3700pressrelations@vitesse.com
